ADCLK914 是一个超快时钟/数据缓冲器,具有高电压差分信号 (HVDS) 输出。 评估板是使用的高质量电介质材料分层组合,以保持高度信号完整性。 传输线路路径尽可能保持在 50Ω 左右。
单端差分集电极开路输出运行速度高达7.5GHz,带 160ps 传播延迟仅添加 110fs 随机抖动 (RJ)输入带有一个中心抽头,100Ω 的片上端接电阻器,接受 LVPECL、CML、CMOS、LVTTL 或 LVDS(仅交流耦合)VREF 引脚,可用于偏压交流耦合输入