集成多 DSPLL 技术可通过减少对附加外部组件的需要,减少印刷电路板覆盖区和 BOM。 它的 3 个 DSPLL 可以同时产生任意低抖动 SyncE 和 IEEE-1588 兼容型同步时钟组合。Si5348 轻松满足 25G、40G 和 100G PHY 抖动规格,无需附加组件。简单、直观的配置和定制,带 Silicon Lab 的 ClockBuilder Pro 软件套件。